<noframes id="1rvnr"><progress id="1rvnr"><meter id="1rvnr"></meter></progress>

      <big id="1rvnr"><progress id="1rvnr"><font id="1rvnr"></font></progress></big>

      <sub id="1rvnr"><thead id="1rvnr"><cite id="1rvnr"></cite></thead></sub>
        <progress id="1rvnr"></progress>

          <big id="1rvnr"></big>
            <sub id="1rvnr"></sub>

            企業空間 采購商城 存儲論壇
            華為全閃存陣列 IBM云計算 Acronis 安克諾斯 安騰普 騰保數據
            首頁 > 半導體行業 > 正文

            面對技術極限壁壘,Imec列出半導體芯片行業可能的發展路線

            2020-04-14 00:20來源:eetimes
            導讀:Imec研究人員們列出了一份被半導體芯片行業觀察者們稱為“寒武紀爆發”的選項清單,旨在為這條似乎已經走不通的道路找到新的突破口。

            在一年一度的大會活動當中,Imec研究人員們列出了一份被行業觀察者們稱為“寒武紀爆發”的選項清單,旨在為這條似乎已經走不通的道路找到新的突破口。這份清單當中包含多種晶體管設計、材料、架構以及封裝方法。

            Imec的半導體展望:極限與道路選項。

            英特爾、三星以及臺積電等廠商都有可能發布自己的下一代晶體管產品。之所以各尋出路,是因為在面對幾乎無法突破的技術極限之后,半導體發展路線圖開始呈現發散的整體態勢。

            Imec研究協會首席執行官Luc van den Hove在主題演講當中表示,“通用型設備也許不再有發展空間……一線形式的路線圖也可能無法滿足需求。未來還不明確,但我們顯然需要更多選項。”

            鑒于Imec所展示的發展路線圖已經非常清醒地體現出我們對于當前困境的理解,工程師們將能夠從中獲得后續探索所需要的一切手段。從尺寸上看,這份路線圖預計下幾代芯片都將只能在個位數納米級別區間內行進。換言之,柵極長度超過40納米,金屬間距為16納米以及節點尺寸2納米恐怕已經是物理層面的真正極限。

            面對技術極限壁壘,Imec列出半導體芯片行業可能的發展路線

            研究人員們展示了一份坦率而積極的發展路線圖,其中N7與目前晶圓代工廠生產的N5節點類似。

            結果就是,芯片的性能可能將無法滿足高端使用場景的需求。雖然有效功率已經封頂,但在某些情況下現有芯片方案仍存在改進空間,特別是那些愿意從FinFET轉向更為緊湊的納米片晶體管的設計方案。

            在另一方面,專注于為各類移動系統縮小芯片尺寸并實現功率控制的芯片制造商可能還將繼續長期依賴于FinFET。相反,那些狂熱希望獲得進一步性能提升的人們則會提前轉向納米片設計,Imec公司預計這將使芯片的主頻增加8%,但代價就是芯片尺寸無法縮小。

            納米片實際上代表著被Imec此前稱為forksheet的一種新興技術的中間產物。這種設計的實質,在于縮短n與p元件之間的距離。緊湊型晶體管的終極形態就是互補或者垂直FET,其通過堆疊n與p元件將FET落實在四個甚至三個軌道之上。

            在此過程當中,工程師們可能會嘗試將基板的k值降低至3.3,甚至最終突破原本的天竺葵結構。Imec邏輯擴展計劃主管Julien Ryckaert表示,“其中很多設計都是我們獨創的。”

            在標準單元與更高級別上工作的設計人員則不需要太多關注晶體管本身的變化;但如果他們希望改變晶圓代工廠的生產方式,則需要接受額外的交叉檢查。Imec項目主管Diederik Verkest表示,畢竟擁有自己內存宏與單元庫的晶圓代工企業也需要“深入理解技術方面正在發生的變化。”

            面對技術極限壁壘,Imec列出半導體芯片行業可能的發展路線

            納米片(簡稱NS)預計將在未來全面超越FinFET(簡稱FF)。

            少數新興的晶圓、芯片與晶體管堆棧將提供額外的性能提升空間,進而從根本上挑戰傳統的SoC。然而,這些技術在設備校準與冷卻方面也面臨著自己的獨特挑戰——具體來講,此類設計也許會將發熱量提升至500瓦級別。

            Imec方面還描述了SoC的全面改造方向,也就是有序3D——其將對電源、邏輯以及存儲器電路的不同需求進行拆分與優化。其中一個版本將功率傳輸電路放在晶圓背面,減薄至幾百納米,并利用微小的硅通孔進行連接。

            另一個更具野心的版本則利用銅接銅鍵將SRAM緩存安放在核心上方的載體晶圓上。最終的有序3D結構將呈現出三明治式設計,底部為SRAM陣列,頂部為電源電路,中間則是核心邏輯。其目標在于最大限度提升SRAM尺寸,同時降低制造成本。

            面對技術極限壁壘,Imec列出半導體芯片行業可能的發展路線

            隨著晶體管通過互補式FET被縮小為3到4軌道設備,內埋供電軌道(簡稱BPR)將成為一種普遍性設計。

            這套方案為各類設備(例如無供電器件)的集成開啟新的大門。然而,Imec在最初的5納米演示方案中并未提供任何有源結構。

            Ryckaert表示,“這將是一片新的天地……這里已經存在一份完整的發展路線圖,所以摩爾定律還沒有過時。”

            如果要進一步沖擊1到2納米節點,工程師們則需要放棄銅與鈷材料,轉而使用釕等新的金屬載體。這類材料使得設計師能夠確保其不致擴散到二氧化硅屏蔽層當中。

            除了晶片層面之外,研究人員還討論了另外六種新的封裝技術。舉例來說,Imec方面正在開發一種成本更為低廉的英特爾EMIB變體,其將橋接基板集成至一套封裝當中。其它選項還包括將互連機制的尺寸縮小至數百微米甚至數十納米甚至級別。

            Imec 3D芯片項目管理研究員Eric Beyne指出,“在某些情況下,我們需要關注的已經不再是單一邏輯節點……但可以肯定的是,沒有哪種封裝技術能夠滿足一切需求。”

            密度極高的堆棧將使得設備的耗散水平達到數百瓦,因此Beyne的團隊正致力于開發3D打印塑料帽,用于為設備提供水冷輔助。

            面對技術極限壁壘,Imec列出半導體芯片行業可能的發展路線

            晶圓、晶片與晶體管封裝選項涵蓋從幾微米到數納米的廣闊區間。

            然而,封裝發展路線圖仍然受到設備能力方面的限制。同樣的,用于設計電路系統的EDA工具也還沒有準備就緒。但他表示,“我們已經發現了一條有望走通的道路。”

            英特爾公司首席技術官Mike Mayberry在主題演講中表示,這些變化代表著傳統半導體技術的最新發展方向。

            傳統處理器將與新的、特定于某些領域的加速器共存,微軟在自家數據中心之內利用x86處理器與FPGA相結合的作法就是很好的例子。他最后總結稱,“當我們不確定前路在何方時,這些案例帶來了很好的啟發……摩爾定律仍在繼續,只是發展出了混合匹配的功能與架構,旨在應對日益提高的數據產生速度。”

            繼續閱讀
            關鍵詞 :
            半導體行業 芯片
            中國存儲網聲明:此文觀點不代表本站立場,如有版權疑問請聯系我們。
            相關閱讀
            產品推薦
            頭條閱讀
            欄目熱點

            Copyright @ 2006-2019 ChinaStor.COM 版權所有 京ICP備14047533號

            中國存儲網

            存儲第一站,存儲門戶,存儲在線交流平臺

            成年AV免费免播放器